Skip navigation
  •  Inicio
  • UDC 
    • Cómo depositar
    • Políticas do RUC
    • FAQ
    • Dereitos de Autor
    • Máis información en INFOguías UDC
  • Percorrer 
    • Comunidades
    • Buscar por:
    • Data de publicación
    • Autor
    • Título
    • Materia
  • Axuda
    • español
    • Gallegan
    • English
  • Acceder
  •  Galego 
    • Español
    • Galego
    • English
  
Ver ítem 
  •   RUC
  • Escola Politécnica de Enxeñaría de Ferrol
  • Traballos académicos (EPEF)
  • Ver ítem
  •   RUC
  • Escola Politécnica de Enxeñaría de Ferrol
  • Traballos académicos (EPEF)
  • Ver ítem
JavaScript is disabled for your browser. Some features of this site may not work without it.

Diseño de un sistema de control PID o PID adaptativo con interfaz gráfica basado en FPGA o Microcontrolador

Thumbnail
Ver/abrir
MataCarballeira_Oscar_TFG_2016.pdf (56.74Mb)
Use este enlace para citar
http://hdl.handle.net/2183/20297
Coleccións
  • Traballos académicos (EPEF) [444]
Metadatos
Mostrar o rexistro completo do ítem
Título
Diseño de un sistema de control PID o PID adaptativo con interfaz gráfica basado en FPGA o Microcontrolador
Autor(es)
Mata Carballeira, Óscar
Director(es)
Calvo-Rolle, José Luis
Meizoso-López, María-Carmen
Data
2016
Centro/Dpto/Entidade
Universidade da Coruña. Escola Universitaria Politécnica
Descrición
Traballo fin de grao (UDC.EUP). Enxeñaría electrónica industrial e automática. Curso 2015/2016
Resumo
[Resumen] El presente Trabajo de Fin de Grado consiste en el diseño de un equipo compacto con interfaz gráfica que pueda efectuar el control de sistemas con una sola entrada y una sola salida (más conocidos como sistemas SISO por sus siglas en inglés de Single Input-Single Output), los cuales son los más comunes en el entorno industrial. El equipo estará basado en una placa de desarrollo Nexys 4 de Digilent , la cual está equipada con un dispositivo lógico configurable de tipo Field Programmable Gate Array (FPGA) FPGA Artix-7 de Xilinx y diversos puertos de Entrada y Salida, incluido un puerto VGA. Mediante el lenguaje de descripción de hardware VHDL se implementarán en la FPGA los algoritmos de control PID y PID adaptativo, así como las etapas de gestión de las entradas y salidas y la interfaz gráfica basada en el protocolo VGA.
Palabras chave
Reguladores PID
FPGA
VHDL
 
Dereitos
Os titulares dos dereitos de propiedade intelectual autorizan a visualización do contido deste traballo a través de Internet, así como a súa reproducción, gravación en soporte informático ou impresión para o seu uso privado e/ou con fins de estudo e de investigación. En nengún caso se permite o uso lucrativo deste documento. Estos dereitos afectan tanto ó resumo do traballo como o seu contido Los titulares de los derechos de propiedad intelectual autorizan la visualización del contenido de este trabajo a través de Internet, así como su repoducción, grabación en soporte informático o impresión para su uso privado o con fines de investigación. En ningún caso se permite el uso lucrativo de este documento. Estos derechos afectan tanto al resumen del trabajo como a su contenido

Listar

Todo RUCComunidades e colecciónsPor data de publicaciónAutoresTítulosMateriasGrupo de InvestigaciónTitulaciónEsta colecciónPor data de publicaciónAutoresTítulosMateriasGrupo de InvestigaciónTitulación

A miña conta

AccederRexistro

Estatísticas

Ver Estatísticas de uso
Sherpa
OpenArchives
OAIster
Scholar Google
UNIVERSIDADE DA CORUÑA. Servizo de Biblioteca.    DSpace Software Copyright © 2002-2013 Duraspace - Suxestións