Modelado analítico del comportamiento de memorias caché

Abstract

[Resumen]

El principal cuello de botella que limita las tasas de computación que pueden alcanzar los sistemas actuales radica en la diferencia creciente de velocidad entre el procesador y las memorias, Para responder a este problemas se ha dotado a los computadores de una jerarquía de niveles de memoria donde los niveles más cercanos al procesador, las memorias caché, juegan un papel fundamental. Las aproximaciones más típicas para el estudio de estas memorias, las simulaciones guiadas por trazas y la monitorización hardware, tienen problemas de flexibilidad y de requerimientos de tiempos de computación elevados, además de dar poco información sobre el comportamiento de los programas. Una tercera técnica, el modelado analítico, supera esto problemas pero tradicionalmente, ha sido poco precisa.

En esta tesis proponemos una serie de técnicas, para el modelo analítico del comportamiento de estas memorias.

Realizamos un desarrollo sistemático y modular que posibilita su aplicación uncódigo cualquiera siguiendo metodos bien estructurados. Además, soportamos patrones de acceso tantos regulares como irregulares, habiendo sido estos últimos muy poco estudiados hasta la fecha, a pesar de revestir un gran interés por su complejidad y su efecto negativo sobre el rendimiento del sistema.

Ilustramos nuestra técnica aplicándose a una serie de códigos típicos que incluyen patrones irregulares siguiendo un orden de complejidad creciente. Así mismo demostramos tanto la utilidad (al proponer mejoras en los códigos o las memorias) como la precisión del modelo.

Esta última es mucho mayor que la de los modelos analíticos del comportamiento de memorias propuestas hata el momento, pese a que modelamos códigos mucho más complejos que los empleados en la bibliografía.