Calvo-Rolle, José LuisMeizoso-López, María-CarmenMata Carballeira, ÓscarUniversidade da Coruña. Escola Universitaria Politécnica2018-03-132018-03-132016http://hdl.handle.net/2183/20297[Resumen] El presente Trabajo de Fin de Grado consiste en el diseño de un equipo compacto con interfaz gráfica que pueda efectuar el control de sistemas con una sola entrada y una sola salida (más conocidos como sistemas SISO por sus siglas en inglés de Single Input-Single Output), los cuales son los más comunes en el entorno industrial. El equipo estará basado en una placa de desarrollo Nexys 4 de Digilent , la cual está equipada con un dispositivo lógico configurable de tipo Field Programmable Gate Array (FPGA) FPGA Artix-7 de Xilinx y diversos puertos de Entrada y Salida, incluido un puerto VGA. Mediante el lenguaje de descripción de hardware VHDL se implementarán en la FPGA los algoritmos de control PID y PID adaptativo, así como las etapas de gestión de las entradas y salidas y la interfaz gráfica basada en el protocolo VGA.spaOs titulares dos dereitos de propiedade intelectual autorizan a visualización do contido deste traballo a través de Internet, así como a súa reproducción, gravación en soporte informático ou impresión para o seu uso privado e/ou con fins de estudo e de investigación. En nengún caso se permite o uso lucrativo deste documento. Estos dereitos afectan tanto ó resumo do traballo como o seu contido Los titulares de los derechos de propiedad intelectual autorizan la visualización del contenido de este trabajo a través de Internet, así como su repoducción, grabación en soporte informático o impresión para su uso privado o con fines de investigación. En ningún caso se permite el uso lucrativo de este documento. Estos derechos afectan tanto al resumen del trabajo como a su contenidoReguladores PIDFPGAVHDLbachelor thesisopen access