Mostrar o rexistro simple do ítem

dc.contributor.advisorCalvo-Rolle, José Luis
dc.contributor.advisorMeizoso-López, María-Carmen
dc.contributor.authorMata Carballeira, Óscar
dc.contributor.otherUniversidade da Coruña. Escola Universitaria Politécnicaes_ES
dc.date.accessioned2018-03-13T08:22:32Z
dc.date.available2018-03-13T08:22:32Z
dc.date.issued2016
dc.identifier.urihttp://hdl.handle.net/2183/20297
dc.description.abstract[Resumen] El presente Trabajo de Fin de Grado consiste en el diseño de un equipo compacto con interfaz gráfica que pueda efectuar el control de sistemas con una sola entrada y una sola salida (más conocidos como sistemas SISO por sus siglas en inglés de Single Input-Single Output), los cuales son los más comunes en el entorno industrial. El equipo estará basado en una placa de desarrollo Nexys 4 de Digilent , la cual está equipada con un dispositivo lógico configurable de tipo Field Programmable Gate Array (FPGA) FPGA Artix-7 de Xilinx y diversos puertos de Entrada y Salida, incluido un puerto VGA. Mediante el lenguaje de descripción de hardware VHDL se implementarán en la FPGA los algoritmos de control PID y PID adaptativo, así como las etapas de gestión de las entradas y salidas y la interfaz gráfica basada en el protocolo VGA.es_ES
dc.language.isospaes_ES
dc.rightsOs titulares dos dereitos de propiedade intelectual autorizan a visualización do contido deste traballo a través de Internet, así como a súa reproducción, gravación en soporte informático ou impresión para o seu uso privado e/ou con fins de estudo e de investigación. En nengún caso se permite o uso lucrativo deste documento. Estos dereitos afectan tanto ó resumo do traballo como o seu contido Los titulares de los derechos de propiedad intelectual autorizan la visualización del contenido de este trabajo a través de Internet, así como su repoducción, grabación en soporte informático o impresión para su uso privado o con fines de investigación. En ningún caso se permite el uso lucrativo de este documento. Estos derechos afectan tanto al resumen del trabajo como a su contenidoes_ES
dc.subjectReguladores PIDes_ES
dc.subjectFPGAes_ES
dc.subjectVHDLes_ES
dc.titleDiseño de un sistema de control PID o PID adaptativo con interfaz gráfica basado en FPGA o Microcontroladores_ES
dc.typeinfo:eu-repo/semantics/bachelorThesises_ES
dc.rights.accessinfo:eu-repo/semantics/openAccesses_ES
dc.description.traballosTraballo fin de grao (UDC.EUP). Enxeñaría electrónica industrial e automática. Curso 2015/2016es_ES


Ficheiros no ítem

Thumbnail

Este ítem aparece na(s) seguinte(s) colección(s)

Mostrar o rexistro simple do ítem